P
Ah, war gerade beim Oszillographieren eines PWM- Outs, da ist mir was eingefallen.
Prinzipiell sind Transitionen das wirklich Schädliche für CMOS, denn nur da fließt Strom, fällt Leistung ab (führt zur thermischen Migration).
Deswegen geht Overclocking genau solange gut, solange
a) Alle Gatter noch rechtzeitig schalten
b) Die Leistung abgeführt wird
c) und keine lokalen Überhitzungen stattfinden.
Normalerweise findet a) vor b) statt, weil sich das Timing mit steigender Temperatur verschlechtert, das Teil stürzt klassisch ab.
b) wird allgemein als TDP (thermal design power) gehandhabt, aber das ist zu pauschal für die abermilliarden Gatter. Ist nur eine grobe Aussage, wieviel Abwärme das Ding erzeugt, aber wird sie nicht gut abgeführt, wird der Baustein temporär durch steigende Innenwiderstände instabil und langfristig altert er. Kommt hauptsächlich
c) in Frage. So, wie man weder einen Pot Wasser noch ein kaltes Zimmer mit einem Streichholz heißmachen kann, so kann man sich dennoch die Pfoten dran verbrennen.
Ergibt zwei Exploit- Ansätze, gerne auch kombiniert:
- man sorgt für massive lokale Transitionen (lokales overclocking quasi)
- man nützt die Empfindlichkeit für bestimmte Folgen aus, also hi-lo-hi oder lo-hi-lo in sehr kurzer Zeit gegenüber einem Gesamtzyklus (PWM-Effekt).
Inwieweit sich daraus Erkenntnisse ziehen lassen, ob hi oder lo für 1b stehen sollen, lasse ich mal dahingestellt.
