Assembler-Code wegen Laufzeit-Optimierung benutzen
-
Dieser Beitrag wurde gelöscht!
-
So, hoffe das ist ein passendes Beispiel:
int test(int64_t* ptr1, int64_t* ptr2, size_t length) { auto end = ptr1 + length; while (ptr1 < end) { IACA_START if (*ptr1 != *ptr2) { return 1; } ptr1++; ptr2++; } IACA_END return 0; }Block Throughput: 1.00 Cycles Throughput Bottleneck: Dependency chains Loop Count: 22 Port Binding In Cycles Per Iteration: -------------------------------------------------------------------------------------------------- | Port | 0 - DV | 1 | 2 - D | 3 - D | 4 | 5 | 6 | 7 | -------------------------------------------------------------------------------------------------- | Cycles | 0.5 0.0 | 0.5 | 1.0 1.0 | 1.0 1.0 | 0.0 | 0.5 | 0.5 | 0.0 | -------------------------------------------------------------------------------------------------- DV - Divider pipe (on port 0) D - Data fetch pipe (on ports 2 and 3) F - Macro Fusion with the previous instruction occurred * - instruction micro-ops not bound to a port ^ - Micro Fusion occurred # - ESP Tracking sync uop was issued @ - SSE instruction followed an AVX256/AVX512 instruction, dozens of cycles penalty is expected X - instruction not supported, was not accounted in Analysis | Num Of | Ports pressure in cycles | | | Uops | 0 - DV | 1 | 2 - D | 3 - D | 4 | 5 | 6 | 7 | ----------------------------------------------------------------------------------------- | 1 | | | 1.0 1.0 | | | | | | mov rax, qword ptr [rdx+rcx*1] | 2^ | 0.5 | | | 1.0 1.0 | | 0.5 | | | cmp qword ptr [rcx], rax | 0*F | | | | | | | | | jnz 0x16 | 1 | | 0.5 | | | | | 0.5 | | add rcx, 0x8 | 1* | | | | | | | | | cmp rcx, r8 | 0*F | | | | | | | | | jb 0xffffffffffffffe7 Total Num Of Uops: 5it|in|Dissasembly :012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789 0| 0|mov rax, qword ptr [rdx+rcx*1] : | | | | | | | | | | | | | | 0| 0| TYPE_LOAD (1 uops) :s---deeeew----R-------p | | | | | | | | | | | | 0| 1|cmp qword ptr [rcx], rax : | | | | | | | | | | | | | | 0| 1| TYPE_LOAD (1 uops) :s---deeeew----R-------p | | | | | | | | | | | | 0| 1| TYPE_OP (1 uops) :A--------dw----R-------p | | | | | | | | | | | | 0| 2|jnz 0x16 : | | | | | | | | | | | | | | 0| 2| TYPE_OP (0 uops) :w--------------R-------p | | | | | | | | | | | | 0| 3|add rcx, 0x8 : | | | | | | | | | | | | | | 0| 3| TYPE_OP (1 uops) :sdw------------R-------p | | | | | | | | | | | | 0| 4|cmp rcx, r8 : | | | | | | | | | | | | | | 0| 4| TYPE_OP (1 uops) : Adw-----------R-------p | | | | | | | | | | | | 0| 5|jb 0xffffffffffffffe7 : | | | | | | | | | | | | | | 0| 5| TYPE_OP (0 uops) : w--------------R-------p | | | | | | | | | | | | 1| 0|mov rax, qword ptr [rdx+rcx*1] : | | | | | | | | | | | | | | 1| 0| TYPE_LOAD (1 uops) : As--deeeew-----R-------p | | | | | | | | | | | | 1| 1|cmp qword ptr [rcx], rax : | | | | | | | | | | | | | | 1| 1| TYPE_LOAD (1 uops) : As--deeeew-----R-------p | | | | | | | | | | | | 1| 1| TYPE_OP (1 uops) : A--------dw----R-------p | | | | | | | | | | | | 1| 2|jnz 0x16 : | | | | | | | | | | | | | | 1| 2| TYPE_OP (0 uops) : w--------------R-------p | | | | | | | | | | | | 1| 3|add rcx, 0x8 : | | | | | | | | | | | | | | 1| 3| TYPE_OP (1 uops) : Adw------------R-------p | | | | | | | | | | | | 1| 4|cmp rcx, r8 : | | | | | | | | | | | | | | 1| 4| TYPE_OP (1 uops) : Aw------------R-------p | | | | | | | | | | | | 1| 5|jb 0xffffffffffffffe7 : | | | | | | | | | | | | | | 1| 5| TYPE_OP (0 uops) : w-------------R-------p | | | | | | | | | | | | 2| 0|mov rax, qword ptr [rdx+rcx*1] : | | | | | | | | | | | | | | 2| 0| TYPE_LOAD (1 uops) : As--deeeew----R-------p | | | | | | | | | | | | 2| 1|cmp qword ptr [rcx], rax : | | | | | | | | | | | | | | 2| 1| TYPE_LOAD (1 uops) : As--deeeew-----R-------p | | | | | | | | | | | | 2| 1| TYPE_OP (1 uops) : A--------dw----R-------p | | | | | | | | | | | | 2| 2|jnz 0x16 : | | | | | | | | | | | | | | 2| 2| TYPE_OP (0 uops) : w--------------R-------p | | | | | | | | | | | | 2| 3|add rcx, 0x8 : | | | | | | | | | | | | | | 2| 3| TYPE_OP (1 uops) : Adw------------R-------p | | | | | | | | | | | | 2| 4|cmp rcx, r8 : | | | | | | | | | | | | | | 2| 4| TYPE_OP (1 uops) : A-w------------R-------p | | | | | | | | | | | | 2| 5|jb 0xffffffffffffffe7 : | | | | | | | | | | | | | | 2| 5| TYPE_OP (0 uops) : w--------------R-------p | | | | | | | | | | | | 3| 0|mov rax, qword ptr [rdx+rcx*1] : | | | | | | | | | | | | | | 3| 0| TYPE_LOAD (1 uops) : As--deeeew----R-------p | | | | | | | | | | | | 3| 1|cmp qword ptr [rcx], rax : | | | | | | | | | | | | | | 3| 1| TYPE_LOAD (1 uops) : As--deeeew----R-------p | | | | | | | | | | | | 3| 1| TYPE_OP (1 uops) : A--------dw----R-------p | | | | | | | | | | | | 3| 2|jnz 0x16 : | | | | | | | | | | | | | | 3| 2| TYPE_OP (0 uops) : w--------------R-------p | | | | | | | | | | | | 3| 3|add rcx, 0x8 : | | | | | | | | | | | | | | 3| 3| TYPE_OP (1 uops) : Adw------------R-------p | | | | | | | | | | | | 3| 4|cmp rcx, r8 : | | | | | | | | | | | | | | 3| 4| TYPE_OP (1 uops) : A-w------------R-------p | | | | | | | | | | | | 3| 5|jb 0xffffffffffffffe7 : | | | | | | | | | | | | | | 3| 5| TYPE_OP (0 uops) : w--------------R-------p | | | | | | | | | | | | 4| 0|mov rax, qword ptr [rdx+rcx*1] : | | | | | | | | | | | | | | 4| 0| TYPE_LOAD (1 uops) : As--deeeew----R-------p | | | | | | | | | | | | 4| 1|cmp qword ptr [rcx], rax : | | | | | | | | | | | | | | 4| 1| TYPE_LOAD (1 uops) : As--deeeew----R-------p | | | | | | | | | | | | 4| 1| TYPE_OP (1 uops) : A--------dw----R-------p | | | | | | | | | | | | 4| 2|jnz 0x16 : | | | | | | | | | | | | | | 4| 2| TYPE_OP (0 uops) : w--------------R-------p | | | | | | | | | | | | 4| 3|add rcx, 0x8 : | | | | | | | | | | | | | | 4| 3| TYPE_OP (1 uops) : Adw------------R-------p | | | | | | | | | | | | 4| 4|cmp rcx, r8 : | | | | | | | | | | | | | | 4| 4| TYPE_OP (1 uops) : A-w------------R-------p | | | | | | | | | | | | 4| 5|jb 0xffffffffffffffe7 : | | | | | | | | | | | | | | 4| 5| TYPE_OP (0 uops) : w--------------R-------p | | | | | | | | | | | | 5| 0|mov rax, qword ptr [rdx+rcx*1] : | | | | | | | | | | | | | | 5| 0| TYPE_LOAD (1 uops) : As--deeeew----R-------p | | | | | | | | | | | | 5| 1|cmp qword ptr [rcx], rax : | | | | | | | | | | | | | | 5| 1| TYPE_LOAD (1 uops) : As--deeeew----R-------p | | | | | | | | | | | | 5| 1| TYPE_OP (1 uops) : A--------dw----R-------p | | | | | | | | | | | | 5| 2|jnz 0x16 : | | | | | | | | | | | | | | 5| 2| TYPE_OP (0 uops) : w--------------R-------p | | | | | | | | | | | | 5| 3|add rcx, 0x8 : | | | | | | | | | | | | | | 5| 3| TYPE_OP (1 uops) : Adw------------R-------p | | | | | | | | | | | | 5| 4|cmp rcx, r8 : | | | | | | | | | | | | | | 5| 4| TYPE_OP (1 uops) : A-w------------R-------p | | | | | | | | | | | | 5| 5|jb 0xffffffffffffffe7 : | | | | | | | | | | | | | | 5| 5| TYPE_OP (0 uops) : w--------------R-------p | | | | | | | | | | | | 6| 0|mov rax, qword ptr [rdx+rcx*1] : | | | | | | | | | | | | | | 6| 0| TYPE_LOAD (1 uops) : As--deeeew----R-------p | | | | | | | | | | | | 6| 1|cmp qword ptr [rcx], rax : | | | | | | | | | | | | | | 6| 1| TYPE_LOAD (1 uops) : As--deeeew----R-------p | | | | | | | | | | | | 6| 1| TYPE_OP (1 uops) : A--------dw----R-------p| | | | | | | | | | | | 6| 2|jnz 0x16 : | | | | | | | | | | | | | | 6| 2| TYPE_OP (0 uops) : w--------------R-------p| | | | | | | | | | | | 6| 3|add rcx, 0x8 : | | | | | | | | | | | | | | 6| 3| TYPE_OP (1 uops) : Adw------------R-------p| | | | | | | | | | | | 6| 4|cmp rcx, r8 : | | | | | | | | | | | | | | 6| 4| TYPE_OP (1 uops) : A-w------------R-------p| | | | | | | | | | | | 6| 5|jb 0xffffffffffffffe7 : | | | | | | | | | | | | | | 6| 5| TYPE_OP (0 uops) : w--------------R-------p| | | | | | | | | | | | 7| 0|mov rax, qword ptr [rdx+rcx*1] : | | | | | | | | | | | | | | 7| 0| TYPE_LOAD (1 uops) : As--deeeew----R-------p| | | | | | | | | | | | 7| 1|cmp qword ptr [rcx], rax : | | | | | | | | | | | | | | 7| 1| TYPE_LOAD (1 uops) : As--deeeew----R-------p| | | | | | | | | | | | 7| 1| TYPE_OP (1 uops) : A--------dw----R-------p | | | | | | | | | | | 7| 2|jnz 0x16 : | | | | | | | | | | | | | | 7| 2| TYPE_OP (0 uops) : w--------------R-------p | | | | | | | | | | | 7| 3|add rcx, 0x8 : | | | | | | | | | | | | | | 7| 3| TYPE_OP (1 uops) : Adw------------R-------p | | | | | | | | | | | 7| 4|cmp rcx, r8 : | | | | | | | | | | | | | | 7| 4| TYPE_OP (1 uops) : A-w------------R-------p | | | | | | | | | | | 7| 5|jb 0xffffffffffffffe7 : | | | | | | | | | | | | | | 7| 5| TYPE_OP (0 uops) : w--------------R-------p | | | | | | | | | | | 8| 0|mov rax, qword ptr [rdx+rcx*1] : | | | | | | | | | | | | | | 8| 0| TYPE_LOAD (1 uops) : As--deeeew----R-------p | | | | | | | | | | | 8| 1|cmp qword ptr [rcx], rax : | | | | | | | | | | | | | | 8| 1| TYPE_LOAD (1 uops) : As--deeeew----R-------p | | | | | | | | | | | 8| 1| TYPE_OP (1 uops) : A--------dw----R-------p | | | | | | | | | | | 8| 2|jnz 0x16 : | | | | | | | | | | | | | | 8| 2| TYPE_OP (0 uops) : w--------------R-------p | | | | | | | | | | | 8| 3|add rcx, 0x8 : | | | | | | | | | | | | | | 8| 3| TYPE_OP (1 uops) : Acdw-----------R-------p | | | | | | | | | | | 8| 4|cmp rcx, r8 : | | | | | | | | | | | | | | 8| 4| TYPE_OP (1 uops) : A--w-----------R-------p | | | | | | | | | | | 8| 5|jb 0xffffffffffffffe7 : | | | | | | | | | | | | | | 8| 5| TYPE_OP (0 uops) : w--------------R-------p | | | | | | | | | | | 9| 0|mov rax, qword ptr [rdx+rcx*1] : | | | | | | | | | | | | | | 9| 0| TYPE_LOAD (1 uops) : A-s-deeeew----R-------p | | | | | | | | | | | 9| 1|cmp qword ptr [rcx], rax : | | | | | | | | | | | | | | 9| 1| TYPE_LOAD (1 uops) : A-s-deeeew----R-------p | | | | | | | | | | | 9| 1| TYPE_OP (1 uops) : A--------dw----R-------p | | | | | | | | | | | 9| 2|jnz 0x16 : | | | | | | | | | | | | | | 9| 2| TYPE_OP (0 uops) : w--------------R-------p | | | | | | | | | | | 9| 3|add rcx, 0x8 : | | | | | | | | | | | | | | 9| 3| TYPE_OP (1 uops) : A-dw-----------R-------p | | | | | | | | | | | 9| 4|cmp rcx, r8 : | | | | | | | | | | | | | | 9| 4| TYPE_OP (1 uops) : A--w-----------R-------p | | | | | | | | | | | 9| 5|jb 0xffffffffffffffe7 : | | | | | | | | | | | | | | 9| 5| TYPE_OP (0 uops) : w--------------R-------p | | | | | | | | | | | 10| 0|mov rax, qword ptr [rdx+rcx*1] : | | | | | | | | | | | | | | 10| 0| TYPE_LOAD (1 uops) : A-s-deeeew----R-------p | | | | | | | | | | | 10| 1|cmp qword ptr [rcx], rax : | | | | | | | | | | | | | | 10| 1| TYPE_LOAD (1 uops) : A-s-deeeew----R-------p | | | | | | | | | | | 10| 1| TYPE_OP (1 uops) : A--------dw----R-------p | | | | | | | | | | | 10| 2|jnz 0x16 : | | | | | | | | | | | | | | 10| 2| TYPE_OP (0 uops) : w--------------R-------p | | | | | | | | | | | 10| 3|add rcx, 0x8 : | | | | | | | | | | | | | | 10| 3| TYPE_OP (1 uops) : A-dw-----------R-------p | | | | | | | | | | | 10| 4|cmp rcx, r8 : | | | | | | | | | | | | | | 10| 4| TYPE_OP (1 uops) : A--w-----------R-------p | | | | | | | | | | | 10| 5|jb 0xffffffffffffffe7 : | | | | | | | | | | | | | | 10| 5| TYPE_OP (0 uops) : w--------------R-------p | | | | | | | | | | | 11| 0|mov rax, qword ptr [rdx+rcx*1] : | | | | | | | | | | | | | | 11| 0| TYPE_LOAD (1 uops) : |A-s-deeeew----R-------p | | | | | | | | | | | 11| 1|cmp qword ptr [rcx], rax : | | | | | | | | | | | | | | 11| 1| TYPE_LOAD (1 uops) : |A-s-deeeew----R-------p | | | | | | | | | | | 11| 1| TYPE_OP (1 uops) : |A--------dw----R-------p | | | | | | | | | | | 11| 2|jnz 0x16 : | | | | | | | | | | | | | | 11| 2| TYPE_OP (0 uops) : |w--------------R-------p | | | | | | | | | | | 11| 3|add rcx, 0x8 : | | | | | | | | | | | | | | 11| 3| TYPE_OP (1 uops) : |A-dw-----------R-------p | | | | | | | | | | | 11| 4|cmp rcx, r8 : | | | | | | | | | | | | | | 11| 4| TYPE_OP (1 uops) : |A--w-----------R-------p | | | | | | | | | | | 11| 5|jb 0xffffffffffffffe7 : | | | | | | | | | | | | | | 11| 5| TYPE_OP (0 uops) : |w--------------R-------p | | | | | | | | | | | 12| 0|mov rax, qword ptr [rdx+rcx*1] : | | | | | | | | | | | | | | 12| 0| TYPE_LOAD (1 uops) : | A-s-deeeew----R-------p | | | | | | | | | | | 12| 1|cmp qword ptr [rcx], rax : | | | | | | | | | | | | | | 12| 1| TYPE_LOAD (1 uops) : | A-s-deeeew----R-------p | | | | | | | | | | | 12| 1| TYPE_OP (1 uops) : | A--------dw----R-------p | | | | | | | | | | | 12| 2|jnz 0x16 : | | | | | | | | | | | | | | 12| 2| TYPE_OP (0 uops) : | w--------------R-------p | | | | | | | | | | | 12| 3|add rcx, 0x8 : | | | | | | | | | | | | | | 12| 3| TYPE_OP (1 uops) : | A-dw-----------R-------p | | | | | | | | | | | 12| 4|cmp rcx, r8 : | | | | | | | | | | | | | | 12| 4| TYPE_OP (1 uops) : | A--w-----------R-------p | | | | | | | | | | | 12| 5|jb 0xffffffffffffffe7 : | | | | | | | | | | | | | | 12| 5| TYPE_OP (0 uops) : | w--------------R-------p | | | | | | | | | | | 13| 0|mov rax, qword ptr [rdx+rcx*1] : | | | | | | | | | | | | | | 13| 0| TYPE_LOAD (1 uops) : | A-s-deeeew----R-------p | | | | | | | | | | | 13| 1|cmp qword ptr [rcx], rax : | | | | | | | | | | | | | | 13| 1| TYPE_LOAD (1 uops) : | A-s-deeeew----R-------p | | | | | | | | | | | 13| 1| TYPE_OP (1 uops) : | A--------dw----R-------p | | | | | | | | | | | 13| 2|jnz 0x16 : | | | | | | | | | | | | | | 13| 2| TYPE_OP (0 uops) : | w--------------R-------p | | | | | | | | | | | 13| 3|add rcx, 0x8 : | | | | | | | | | | | | | | 13| 3| TYPE_OP (1 uops) : | A-dw-----------R-------p | | | | | | | | | | | 13| 4|cmp rcx, r8 : | | | | | | | | | | | | | | 13| 4| TYPE_OP (1 uops) : | A--w-----------R-------p | | | | | | | | | | | 13| 5|jb 0xffffffffffffffe7 : | | | | | | | | | | | | | | 13| 5| TYPE_OP (0 uops) : | w--------------R-------p | | | | | | | | | | | 14| 0|mov rax, qword ptr [rdx+rcx*1] : | | | | | | | | | | | | | | 14| 0| TYPE_LOAD (1 uops) : | A-s-deeeew----R-------p | | | | | | | | | | | 14| 1|cmp qword ptr [rcx], rax : | | | | | | | | | | | | | | 14| 1| TYPE_LOAD (1 uops) : | A-s-deeeew----R-------p | | | | | | | | | | | 14| 1| TYPE_OP (1 uops) : | A--------dw----R-------p | | | | | | | | | | | 14| 2|jnz 0x16 : | | | | | | | | | | | | | | 14| 2| TYPE_OP (0 uops) : | w--------------R-------p | | | | | | | | | | | 14| 3|add rcx, 0x8 : | | | | | | | | | | | | | | 14| 3| TYPE_OP (1 uops) : | A-dw-----------R-------p | | | | | | | | | | | 14| 4|cmp rcx, r8 : | | | | | | | | | | | | | | 14| 4| TYPE_OP (1 uops) : | A--w-----------R-------p | | | | | | | | | | | 14| 5|jb 0xffffffffffffffe7 : | | | | | | | | | | | | | | 14| 5| TYPE_OP (0 uops) : | w--------------R-------p | | | | | | | | | | | 15| 0|mov rax, qword ptr [rdx+rcx*1] : | | | | | | | | | | | | | | 15| 0| TYPE_LOAD (1 uops) : | A-s-deeeew----R-------p | | | | | | | | | | | 15| 1|cmp qword ptr [rcx], rax : | | | | | | | | | | | | | | 15| 1| TYPE_LOAD (1 uops) : | A-s-deeeew----R-------p | | | | | | | | | | | 15| 1| TYPE_OP (1 uops) : | A--------dw----R-------p | | | | | | | | | | | 15| 2|jnz 0x16 : | | | | | | | | | | | | | | 15| 2| TYPE_OP (0 uops) : | w--------------R-------p | | | | | | | | | | | 15| 3|add rcx, 0x8 : | | | | | | | | | | | | | | 15| 3| TYPE_OP (1 uops) : | A-dw-----------R-------p | | | | | | | | | | | 15| 4|cmp rcx, r8 : | | | | | | | | | | | | | | 15| 4| TYPE_OP (1 uops) : | A--w-----------R-------p | | | | | | | | | | | 15| 5|jb 0xffffffffffffffe7 : | | | | | | | | | | | | | | 15| 5| TYPE_OP (0 uops) : | w--------------R-------p | | | | | | | | | | | 16| 0|mov rax, qword ptr [rdx+rcx*1] : | | | | | | | | | | | | | | 16| 0| TYPE_LOAD (1 uops) : | A-s-deeeew----R-------p | | | | | | | | | | | 16| 1|cmp qword ptr [rcx], rax : | | | | | | | | | | | | | | 16| 1| TYPE_LOAD (1 uops) : | A-s-deeeew----R-------p | | | | | | | | | | | 16| 1| TYPE_OP (1 uops) : | A--------dw----R-------p| | | | | | | | | | | 16| 2|jnz 0x16 : | | | | | | | | | | | | | | 16| 2| TYPE_OP (0 uops) : | w--------------R-------p| | | | | | | | | | | 16| 3|add rcx, 0x8 : | | | | | | | | | | | | | | 16| 3| TYPE_OP (1 uops) : | A-dw-----------R-------p| | | | | | | | | | | 16| 4|cmp rcx, r8 : | | | | | | | | | | | | | | 16| 4| TYPE_OP (1 uops) : | A--w-----------R-------p| | | | | | | | | | | 16| 5|jb 0xffffffffffffffe7 : | | | | | | | | | | | | | | 16| 5| TYPE_OP (0 uops) : | w--------------R-------p| | | | | | | | | | | 17| 0|mov rax, qword ptr [rdx+rcx*1] : | | | | | | | | | | | | | | 17| 0| TYPE_LOAD (1 uops) : | A-s-deeeew----R-------p| | | | | | | | | | | 17| 1|cmp qword ptr [rcx], rax : | | | | | | | | | | | | | | 17| 1| TYPE_LOAD (1 uops) : | A-s-deeeew----R-------p| | | | | | | | | | | 17| 1| TYPE_OP (1 uops) : | A--------dw----R-------p | | | | | | | | | | 17| 2|jnz 0x16 : | | | | | | | | | | | | | | 17| 2| TYPE_OP (0 uops) : | w--------------R-------p | | | | | | | | | | 17| 3|add rcx, 0x8 : | | | | | | | | | | | | | | 17| 3| TYPE_OP (1 uops) : | A-dw-----------R-------p | | | | | | | | | | 17| 4|cmp rcx, r8 : | | | | | | | | | | | | | | 17| 4| TYPE_OP (1 uops) : | A--w-----------R-------p | | | | | | | | | | 17| 5|jb 0xffffffffffffffe7 : | | | | | | | | | | | | | | 17| 5| TYPE_OP (0 uops) : | w--------------R-------p | | | | | | | | | | 18| 0|mov rax, qword ptr [rdx+rcx*1] : | | | | | | | | | | | | | | 18| 0| TYPE_LOAD (1 uops) : | A-s-deeeew----R-------p | | | | | | | | | | 18| 1|cmp qword ptr [rcx], rax : | | | | | | | | | | | | | | 18| 1| TYPE_LOAD (1 uops) : | A-s-deeeew----R-------p | | | | | | | | | | 18| 1| TYPE_OP (1 uops) : | A--------dw----R-------p | | | | | | | | | | 18| 2|jnz 0x16 : | | | | | | | | | | | | | | 18| 2| TYPE_OP (0 uops) : | w--------------R-------p | | | | | | | | | | 18| 3|add rcx, 0x8 : | | | | | | | | | | | | | | 18| 3| TYPE_OP (1 uops) : | A-dw-----------R-------p | | | | | | | | | | 18| 4|cmp rcx, r8 : | | | | | | | | | | | | | | 18| 4| TYPE_OP (1 uops) : | A--w-----------R-------p | | | | | | | | | | 18| 5|jb 0xffffffffffffffe7 : | | | | | | | | | | | | | | 18| 5| TYPE_OP (0 uops) : | w--------------R-------p | | | | | | | | | | 19| 0|mov rax, qword ptr [rdx+rcx*1] : | | | | | | | | | | | | | | 19| 0| TYPE_LOAD (1 uops) : | A-s-deeeew----R-------p | | | | | | | | | | 19| 1|cmp qword ptr [rcx], rax : | | | | | | | | | | | | | | 19| 1| TYPE_LOAD (1 uops) : | A-s-deeeew----R-------p | | | | | | | | | | 19| 1| TYPE_OP (1 uops) : | A--------dw----R-------p | | | | | | | | | | 19| 2|jnz 0x16 : | | | | | | | | | | | | | | 19| 2| TYPE_OP (0 uops) : | w--------------R-------p | | | | | | | | | |Ergebnis: 22 Loops parallel auf einer CPU ohne manuelles Unroll. Bezweifle das da irgendein Haupspeicher mitkommen würde. Wenn die Schleife kurz und alles im Cache, passiert natürlich was Anderes. Für weiter Info empfehle ich mal ccpCon going nowhere googeln.
-
@Swordfish Das wird sich weisen.
-
@hustbaer Wieso? Willst Du zum Tetrisspielen anfangen?
-
Ergebnis: 22 Loops parallel auf einer CPU ohne manuelles Unroll. Bezweifle das da irgendein Haupspeicher mitkommen würde.
Sollte sich knapp ausgehen. Wichtig ist hier doch bloss "Block Throughput: 1.00 Cycles", right? D.h. die CPU schafft im Schnitt einen Durchlauf pro Zyklus abzuschliessen ("retire") -- egal wie viele Durchläufe gleichzeitig "in flight" sind. Ein Durchlauf macht einen Vergleich und lädt dafür zwei Werte. Bei DWORD heisst das 2x4=8 Byte, also knapp am theoretischen Maximum von ~10 Byte/Zyklus. Bei Byte-Vergleichen bist du dann schon weit darunter.
(EDIT: Ich hab' erst jetzt gesehen dass du den Typ auf int64 geändert hast. Damit geht es sich mit dem Hauptspeicher dann nicht mehr aus, ja. Nur genau an dieser Änderung sehen wir auch dass die Implementierung eben genau nicht egal ist. Denn wenn sie so egal wäre, dann könnten wir auch gleich
unsigned charverwenden -- bzw. hätten eben bei int32 bleiben können.)Und wenn...
Wenn die Schleife kurz und alles im Cache, passiert natürlich was Anderes.
...dann bist du selbst bei DWORD Vergleichen weit darunter.
D.h. für mich: nein, die Implementierung ist nicht egal. Sie ist weniger wichtig als ich ursprünglich dachte, aber es ist lange noch nicht so dass eine einfache Schleife die z.B. byteweise vergleicht die volle Speicherbandbreite ausreizen könnte.
-
Die oben gezeigte Schleife auf einer 64Bit CPU lädt 16 Byte pro Cycle. Das ist soweit ich weis das theoretische Maximum aus dem 1st Level Cache. Das ist überhaupt das Maximum für normalen 64Bit Instruktionen auf aktuellen Maschinen, da beide Load Ports (2/3 in der Tabelle) zu 100% beschäftigt sind. Andere Ports haben noch Luft und könnten möglicherweile den "Fehlerzähler" noch nebenbei berechenen, ohne das es länger dauert.
Bei einem kompletten Cachemiss würde ich das Penalty auf mindestens eine Größenordnung schätzen, d.h. wenn einzelne Bytes verglichen werden kommt es möglicherweise irgendwann wieder auf den genauen Code an - das man sowas optimiert war aber wohl von Post #1 klar?
-
Also hier https://en.wikichip.org/wiki/intel/microarchitectures/coffee_lake steht "64 B/cycle load bandwidth" für den L1D Cache. (Bei Haswell übrigens auch schon, was gut ist, weil ich hab nur nen alten Haswell zu Hause stehen.)
Das ginge, wenn jeder Load Port 32 Byte auf einmal laden kann. Das wären 256 Bit, also AVX Registerbreite. Klingt für mich jetzt nicht unvernünftig. Aber da ich noch nicht zu Hause bin hatte ich noch keine Zeit auszuprobieren wie viel
memcmp,RtlCompareMemorybzw. auch einfach ein von GCC mit -O3 unrolled Loop wirklich schaffen.d.h. wenn einzelne Bytes verglichen werden kommt es möglicherweise irgendwann wieder auf den genauen Code an - das man sowas optimiert war aber wohl von Post #1 klar?
Das war mir nicht von Anfang an klar. Du hast geschrieben
Der Code macht 2% ALU Auslastung und 100% Speicherauslastung. Die genaue Implementation ist daher irrelevant, solange das Prefetchen erkannt werden kann. Die CPU wird ja sogar die effektive Schleife bei der Ausführung umschreiben durch Register Renaming etc. so das selbst der genaue Assemblercode gar nicht in dem Sinne befolgt wird.
Ich hab das als "ist egal, die CPU ist eh immer schneller als der Speicher, da muss man gar nix optimieren" verstanden . Der OP hatte davor Code gezeigt der 32 Bit Werte lädt. Natürlich hab ich deine Aussage dann darauf bezogen. Und mich daher dann zu dem Thema gemeldet, da es halt nicht stimmt.
-
Und das ist genau was ich sagte mit 64Bit Instruktionen. Wie schon viel weiter oben gesagt wurde: mit SSE/AVX wirds noch schneller, nur eben das Lesen ausm Speicher bremst das trotzdem aus, sobald der Cache alle ist und bei 2 GByte ist halt der Grossteil nicht im Cache. Überleg dir einfach mal wie schnell das fertig sein sollte, wenn es nur ansatzweise an der Vergleichsschleife liegen würde (Sekundenbruchteile) und wie lange es dauert. Diese Vergleichsschleife macht irgendwie 2% aus vom ganzen Programm - irgendwas fertiges aufrufen und fertig. Ansonsten schnellere Speichermedien kaufen.
Ich seh auch bei http://quick-bench.com kaum Unterschied zwischen 64Bit und 32Bit Schritten oder memcmp.
Genau das Gleiche bei den verlinkten Benchmarks von unterschiedlichen Implementation auf Stack Overflow, bei hinreichender Größe sind alle Algorithmen gleich schnell, wo sie am Anfang 3-4x Faktor Unterschiede hatten.
Ich sagte auch nicht jede Implementation, sondern eine die den Speicher schnell genug anfordert. Selbst 22x vorher schon das Byte anfordern reicht vermutlich nicht, das die nächste Cacheline immer früh genug da ist. Also extra dumm anstellen darf man sich nicht. Aber versuchen extra schlau sein mit selbstgebasteltem Assembler ist auch Unsinn.
-
@hustbaer Er weiß
zur Abwechslungwovon er redet. 2:0 für den Tetrisspieler.
-
@Swordfish Aber er drückt sich nicht immer sehr verständlich aus.
Selbst 22x vorher schon das Byte anfordern reicht vermutlich nicht, das die nächste Cacheline immer früh genug da ist.
Das Problem bei einer Schleife die Bytes lädt und vergleicht ist weniger das Prefetching als dass es eben nicht schneller als 1 Durchlauf/Zyklus geht, wegen der schon mehrfach erwähnten Dependency auf der Induktionsvariable. Damit bist du auf ~2x4 GB/s limitiert, und das schafft sogar der Hauptspeicher.
Die Limitierung durch die von dir erwähnten Load-Ports kommt dann noch zusätzlich hinzu.Das Prefetching selbst funktioniert nach meiner Erfahrung aber sehr zuverlässig.
Also extra dumm anstellen darf man sich nicht. Aber versuchen extra schlau sein mit selbstgebasteltem Assembler ist auch Unsinn.
Es in Assembler zu schreiben macht vermutlich wirklich kaum Sinn. Und wenn dann nur wenn man auch alle Register zieht -- also z.B. AVX Register verwendet.
Ich hatte deine Aussage einfach falsch verstanden. Worauf ich hinaus wollte ist lediglich dass man nicht glauben sollte der Speicher wäre so langsam bzw. die CPU so schnell, dass man mit einfachen Schleifen die Byteweise Datenströme abackern die Speicherbandbreite ausreizen könnte.
-
Du kannst das gern optimieren und unrollen etc. Fakt ist das ich in der Realität keinen Unterschied von memcmp, oder einer simplen Loop mit int* oder int64* sehe. Alles quasi gleich schnell. Und zwar so extrem schnell das ich den Fall mit "einmal lesen" kaum sinnvoll messen kann. Es kann nicht daran liegen und ich bezweifle stark das die Vergleichsschleife irgendwie substantiell schneller wird. Und Ich stelle es mir schwer vor die Schleife so umzuschreiben, das die ALU so voll ist, das nicht mehr jeden oder fast Cycle die maximale Anzahl loads gemacht wird - ausser man macht das absichtlich schlecht. Nur zur Erinnerung hast du vorhin noch behauptet das wegen irgendwelchen Dependencies ja nur aller 2-3 Cycle ein Load wäre.
