Schaltung
-
Hallo,
ich packe dies mal hier rein, weil ich kein richtiges Unterforum dafür sah. Zudem kann man ja die Boolesche Algebra sehr gut damit verbinden;)
Ich habe folgende Aufgabe wo ich fast keine Ahnung habe:
Schaltplan:
http://img203.imageshack.us/img203/3378/bild11qa.pngDazu muss ich machen:
a) Die Berechnungsfolge ist periodisch. Worauf pendeln sich die Ausgänge ein, wenn die Belegung a1 und a2 die Anfangsbelegung der Eingänge war?
b) Machen Sie eine Fallunterscheidung für alle Eingangsbelegungen (a1,a2) aus (0,1)². Welche Periode hat die Berechnungsfolge bei diesen Fällen?Wär schön wenn mir einer erklären könnte, was die hier unter Periode hören wollen.
Habe mal so blindlinks einfach mal für die Belegungen die Ausgänge "bestimmt":
a1|b1||a2|b2
0|0||1|1
0|1||1|0
1|0||0|1
1|1||1|0Sehe da aber keine Periode drinne? Bei den bestimmen der Werte der Ausgänge ging ich davon aus, das am Anfang die "Rückkopplungen" mit null belegt sind, kann ich dies so machen?
Habe bis zu dieser Aufgabe keine solche Schaltung gesehen und somit keine Ahnung, muss sie aber trotzdem lösen können...
Vielen Dank
MfG
Storm
-
Am Anfang kannst du die Rückkopplungen mit 0 vorbelegen, aber anschließend mußt du auch noch betrachten, was im nächsten Takt passiert (d.h. wenn die Ausgabewerte aus dem ersten Takt auf die Eingänge zurückwirken).
btw, die Schaltung nennt sich übrigens "Flip-Flop", vielleicht bietet dir google da ein paar Zusatzinfos an.
-
Hab mal geguckt, aber so richtig weis ich noch nicht wo eine Periode herkommen soll. Ich erklär mal an den Beispiel mit b1=1 und a1=0, vlt. mache ich es ja noch falsch.
a2 und b2 entsprechen den rückgekoppelten Werten und den Ausgängen
1.Takt:
a1=0 und b1=1 - a2=0 und b2=0
2.Takt:
a1=0 und b1=1 - a2=1 und b2=1
3.Takt:
a1=0 und b1=1 - a2=1 und b2=0
Ab den 2. Takt bleibt alles stabil.Wenn dies richtig ist, dann verhält sich dies genauso bei der Belegung a1=1 und b1=0. Falls a1=0 und b1=0, dann ist im 2. Takt a2=1 und b2=1. Wenn nun a1=1 und b1=1, dann sehe ich eine Periode, denn die Zustände bei a2 und b2 wechseln bei jeden Takt von a2=b2=0 zu a2=b2=1, also ist das Ganze instabil. Diese Belegung ist dann dadurch auch "verboten".
Bei den Takten sehe ich dies so:
Der 1. Takt ist bei mir die Belegung der Eingänge
2. Takt ist die "Ausführung der logischen Verknüpfung"
3. Takt ist wieder die logische Verknüpfung mit den Werten a2 und b2 aus den 2. Takt, zudem werden aber auch die Ausgänge a2 und b2 neu belegt
Ist diese Vorstellung so richtig?Mal noch ne kurze Frage zu der Aufgabe a) Worauf pendeln sich die Ausgänge, ein wenn die Belegung a1 und b1 die Anfangsbelegung der Eingänge war.
Eigentlich bleiben doch die Eingänge a1 und b1 stabil?? Oder meinen die dann den Wechsel von 1 auf 0, bei den Eingängen?Vielen Dank
MfG
Storm
-
ich verstehe auch nicht ganz was die mit Priode so ganz genau meinen. Aber um so eine Schaltung (es ist eigentlich ein NAND Latch ;)), systemmatisch analysieren zu können, kann man ein doppeltes KV Diagramm aufstellen. Das ist allerdings etwas mühsam, vor allem wenn du das noch nicht kennst. Aber wenn du willst kannst du ja mal in google suchen.
Diese Schaltung wird übrigens verwendet, weil sie Zustände speichern kann. Das heisst dass vor allem Übergänge von einem in den anderen Zustand interessant sind. Z.B. was passiert wenn vorher 1,0 war und nun 1,1 ist. Oder 0,1 -> 1,1.
Eigentlich bleiben doch die Eingänge a1 und b1 stabil?? Das bleiben sie. Aber wenn du von 0,0 auf 1,1 wechselst beginnt das ganze zu Schwingen, deshalb sollte man auch nie 0,0 in so eine Schaltung hineingeben...
