DLX Pipeline mit Takthalbierung in IF,ID,MEM und WB

[Nastypasty]

Ich soll ein Taktzyklendiagramm mit folgenden Befehlen erstellen

ADDI R1, R0, #4
LW R3, 0(R1)
MULT R2, R2, R2
SUB R4, R2, R5
AND R5, R5, R8
SW 0(R2), R5
OR R4, R3, R8

Mir ist jetzt aber nicht ganz klar wie das aussehen soll, wenn Takthalbierung in IF, ID, MEM und WB geht?

Ansatz:

	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
ADDI	IF	ID	EX     MEM	WB
LW		IF	-	-	ID	EX      MEM	WB
MULT
SUB
AND
SW
OR

oder

	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
ADDI	IF	ID	EX     MEM	WB
LW		-	-	IF      ID	EX      MEM	WB
MULT
SUB
AND
SW
OR

Ist das so richtig?

LG

[Swordfish]

@Nastypasty sagte in DLX Pipeline mit Takthalbierung in IF,ID,MEM und WB:

Takthalbierung

http://www.antriebstechnik.fh-stralsund.de/1024x768/Dokumentenframe/Kompendium/Fachvorlesungen/Elektronik_fuer_Informatiker/18._Parallelverarbeitung.pdf könnte Dich vielleicht helfen.

[Nastypasty]

Danke, werde mir das ansehen...