CPU heiß machen
-
lieber mit dem hammer aufs mainboard hauen. da kann man dann seine aggressionen so richtig ausleben.
-
ich bin da mehr für die "Zahnstocher in den Lüfter" Variante
.
Oder noch besser Streichholz, das geht dann irgendwann los wenn man Pech(oder Glück) hat.[ Dieser Beitrag wurde am 27.06.2003 um 09:12 Uhr von dreaddy editiert. ]
-
Original erstellt von dreaddy:
**ich bin da mehr für die "Zahnstocher in den Lüfter" Variante .
Oder noch besser Streichholz, das geht dann irgendwann los wenn man Pech(oder Glück) hat.
**/me remembers diskettenbombe: Diskette auseinandernehmen, mit zerbröselten Streichholzköpfen bestücken und wieder zusammenbauen. *pamm*
-
@TriPhoenix: Du hast den Nagellack vergessen...
-
als ergänzung z KXII
man sollte dafür vielleicht erstmal rausfinden wieviel befehle (und welche) eine cpu gleichzeitig ausführen kann, soweit ich weiß kann ein athlon 2 simple(add,sub) und zwei komplexe(mul,div) gleichzeitig ausführen, dazu noch fpu.
es gibt programme die anzeigen wieviel amperé die cpu gerade zieht, damit würde man rausinden ob das stimmt:
ich fürda vermuten, dass
m1:
fsin
div ebx
add ecx,eax
add ecx,eax
add ecx,eax
sub ecx,eax
sub ecx,eax
sub ecx,eax
mul ebx
sub ecx,eax
sub ecx,eax
sub ecx,eax
sub ecx,eax
jmp m1ziemlich die meißte wärme abgibt.
rapso->greets();
-
Original erstellt von <goto>:
also nach meinem test wird die cpu bei handelsüblichen spielen wärmer, als bei dieser endlosschleife.Das ist kein Argument.
Bei handelsüblichen Spielen wird die Grafikkarte stark beansprucht. Dadurch heizt sich das Rechnergehäuse auf. Logischerweise kühlt der CPU-Lüfter in einem heißen Gehäuse schlechter als in einem kühlen.
-
ich wäre auch eher für rapso's methode.
Denn
1. Ist die "Ideale Burn Funktion" mit ziemlicher Sicherheit Prozessorspezifisch,
2. Sollten nur Instruktionen gewählt werden, die wirklich gleichzeitig ausgeführt werden.
3. Sollten Areale die dicht beieinanderliegen erhitzt werden.Daher sollte mensch sich mal die Ziel CPU anschauen, und gucken wo da "die FPU" sitzt, und was so daneben liegt, und dann 'nen Plan entwickeln, wie die Areale daneben aufgeheizt werden könnten.
Falls die CPU gekühlt wird wäre es u.U. auch intressant den Kühler auf schwachpunkte zu untersuchen, ich kann mir z.B. vorstellen, dass ein normaler Ventilator nicht überall gleich gut kühlt, und da könnte mensch dann auch bevorzugt "heizen".
P.S.: Irgendwie kam mir da auch die Disk-Bomb assoziation. Hat das schon mal einer gemacht?
mfg
bg
-
das mit der disk-bomb is ne sau geile angelegenheit!!! wir ham das mal auf'm alten rechner von nem freund ausprobiert!
-
"man sollte dafür vielleicht erstmal rausfinden wieviel befehle (und welche) eine cpu gleichzeitig ausführen kann, soweit ich weiß kann ein athlon 2 simple(add,sub) und zwei komplexe(mul,div) gleichzeitig ausführen, dazu noch fpu."
wieviel befehle gleichzeitig ausgeführt werden können (->befehlspaarung) hängt von der anzahl der pipelines ab. moderne cpus haben >=3 pipelines, der erste pentium hatte zwei und war deshalb auch so viel schneller als die alten 486er. um ein maximum an wärme zu erzeugen muss man natürlich für eine entsprechende befehlspaarung sorgen, da dies aber zu speziell und von prozessor zu prozessor unterschiedlich ist, und es auch mittlerweile sowas wie hyperthreading gibt (etc., man müsste zu viel beachten und das programm wäre nicht für jeden prozessor geeignet), finde ich, daß es keinen sinn macht sich so viel mühe zu geben. ausserdem dürfte der temperaturunterschied maximal ein grad betragen.
-
da du den wert 3 erwähnst sehe ich dass du den beschnittenen p4 als modern ansiehst
der hatte nur 3 dekodierer bekommen, damit nicht alle einheiten voll ausgelastet werden (und nicht zu warm werden) damit die ihn höcher takten können.wie gesagt, der athlon kann wohl 5 gleichzeitig. und das ist nicht das werk der pipes, da es nur eine gibt (das ganze wird als pipe bezeichnet auch wenn es gegen ende aufsplitet), sondern der out-of-order-execution-unit meines wissens nach (kann mich auch irren :D), die sorgt dafür dass unabhängige befehle zu den scheudulars gelangen die die befehle zu ihren ALUs/FPUs führen, während ihre vorgänger noch nicht fertig ausgeführt sind.
http://www.openloop.com/education/classes/sjsu_engr/engr_compOrg/spring2002/studentProjects/Truc_Tran/Eng120.htmda ist der aufbau vom p4 beschrieben, da kann man sehr gut auf den grafiken erkennen wie die befehle am ende der pipe verteilt werden.
rapso->greets();
-
ich wollte keine neue diskussion oder etwas ähnliches starten. ich wollte nur sagen, daß es viel zu aufwendig ist sich um solche details gedanken zu machen.
ehrlich gesagt ist die komplette x86er architektur nicht modern sondern ziemlich veraltet und immer wieder auf den neuestens stand gebracht worden(ähnlich opengl
). auch hier wäre es zeit für eine komplett erneuerung...in einem punkt muss ich dir aber widersprechen. mein letzter wissensstand ist, daß die neueren amd's drei (oder sogar mehr) pipelines haben und deshalb auch meine erwähnt drei. wieviel der p4 hat weiß ich nicht, aber die c't hat vor einiger zeit geschrieben das amd's drei pipelines haben. ganz sicher. ausserdem, genau dafür sind doch mehere pipelines! um eben mehere befehle gleichzeitzeitig und parallel nebeneinander auszuführen, das bringt besonders mehr speed, wenn diese gepaart werden können, und dann nicht die anderen pipelines blockieren. wenn amd's zusätzlich neben ihren pipelines auch noch in der lage sind die befehle geschickt an die entsprechenden rechenwerke zu schicken, weil diese unabhängig arbeiten, dann ist das natürlich extrem geil. (dann wird das der p4 aber bestimmt auch können...)
[ Dieser Beitrag wurde am 04.07.2003 um 16:58 Uhr von KXII editiert. ]
-
um es gleich vollständig zu machen:
auszug aus dem amd athlon xp handbuch:
The AMD Athlon XP processor model 10 features a
seventh-generation microarchitecture with an integrated,
exclusive L2 cache, which supports the growing processor and
system bandwidth requirements of emerging software,
graphics, I/O, and memory technologies. The high-speed
execution core of the AMD Athlon XP processor model 10
includes multiple x86 instruction decoders, a dual-ported
128-Kbyte split level-one (L1) cache, an exclusive 512-Kbyte L2
cache, three independent integer pipelines, three address
calculation pipelines, and a superscalar, fully pipelined,
out-of-order, three-way floating-point engine. The floating-point
engine is capable of delivering outstanding performance on
numerically complex applications.[ Dieser Beitrag wurde am 04.07.2003 um 17:24 Uhr von KXII editiert. ]
-
damit meinte ich ja, dass die pipe sich gegen ende aufteilt, aber im gesammten ist es eine piepe
rapso->greets();
-
Original erstellt von rapso:
**damit meinte ich ja, dass die pipe sich gegen ende aufteilt, aber im gesammten ist es eine piepe
**Also die decoding unit ist doch der Anfang quasi und davon hat das Ding auch multiple.
-
Die beste Methode eine CPU ins jenseits zu befördern ist
in dem man sie für 5 sec in die Mikrowelle tut.
-
oder so: http://www.dau-alarm.de/g_cpu1.html http://www.dau-alarm.de/g_cpu2.html http://www.dau-alarm.de/g_cpu3.html http://www.dau-alarm.de/g_cpu4.html http://www.dau-alarm.de/g_cpu5.html
-
Original erstellt von TriPhoenix:
Also die decoding unit ist doch der Anfang quasi und davon hat das Ding auch multiple.dann interpretieren wir das bild zu dem ich den link gepostet habe wohl anders, ich sehe da leider erst dass es in der mitte aufteilt wird, davor schaut es aus als ob es von jeder verarbeitungs unit nur eine gibt.
rapso->greets();
-
